På VLSI 2013-symposiet den här veckan i Kyoto, Japan, presenterade imec de första komponenterna baserade på en process där en Ge/SiGe-heterostruktur (quantum well) epitaxellt ersätter en konventionell kiselbaserad STI-process (shallow trench isolation). Tekniken gör det lättare att bygga heterogena materialkombinationer baserade på kisel, vilket i förlängningen gör att man kan bygga heterogena FinFET/nanotrådskombinationer.

– Vi ser stora utmaningar när det gäller att skala MOSFET till 7 nm och 5 nm, säger Aaron Thean, programdirektör för logiska enheter hos imec. Förutom skalning av dimensioner tittar vi på möjligheterna att öka prestanda, trots ökande parasiteffekter och ökad effektförbrukning. Några av de viktigaste forskningsområdena är material med hög kanalmobilitet och nya metoder att förbättra kiselbaserad FinFET.
Med hjälp av heterostrukturer, baserade på kombinationer av material med olika egenskaper går det att skapa en FinFET-process som förbättrar både mobilitet och elektrostatiska egenskaper. Imec har gjort utförliga simuleringar för att utforska kombinationer av kisel, kisel-germanium, germanium och olika III-V-material. Forskningen sker i samarbete med företag som GLOBALFOUNDRIES, INTEL, Micron, Panasonic, Samsung, TSMC, Elpida, SK hynix, Fujitsu och Sony.

Filed under: Utländsk Teknik