Imec, tillsammans med Cadence Design System Inc, har nu gjort en lyckad ”tape-out” och fått fram industrins första halvledarkrets i en 3 nm process.

Det långa samarbetet mellan företagen har nu resulterat i en testkrets. Den togs fram med hjälp av ”immersion”-litografi (med hjälp av vätning) där man använde extremt ultraviolett ljus (EUV) på 193 nm våglängd. Som konstruktionsverktyg användes Innovus Implementation System och Genus Syntethesis Solution från Cadence.

Imec utgick från en vanlig 64 bit CPU för att göra ett testchip med ett kundanpassat bibliotek för standardceller och TRIM metalliseringslager där delningsavståndet mellan ledare var 21 nm.

Imec och Cadence har möjliggjort ett system för massiv parallell fysisk implementering så att konstruktörer skall kunna åstadkomma högkvalitativa konstruktioner som är optimala med avseende på effekt, prestanda och yta (så kallad PPA: power, performance, area). Cadence Genus Synthesis Solution är nästa generations högkapacitets RTL-syntes och fysisk syntesgenerator som uppfyller kraven på senaste FinFET-process och som kan förbättra produktiviteten vid RTL-konstruktion med en faktor tio.

Filed under: Utländsk Teknik