När Altera lanserar sin 28 nm-portfölj handlar det om nya versioner av fyra FPGA-familjer. Det gäller att hålla kompatibilitet mellan de olika komponenterna så att samma hårda IP-block kan användas över hela linjen.

– Vi har ett utmärkt samarbete med TSMC och på 28 nm-nivån använder vi deras LP- och HP-process, säger Paul Ekas från Altera. Det gör att vi kan optimera vissa familjer för pris och energiförbrukning och andra för hastighet. Men den stora fördelen är att också den snabbare processen är mycket strömsnål. Det gör att vi till exempel kan köra tranceivers i 28 Gbit/s med bara 200 mW.
Energiförbrukningen är en allt viktigare parameter i takt med att FPGA-kretsar används mer i portabla applikationer. Men också i de traditionella telekomapplikationerna är det viktigt att hålla ner energiförbrukningen och ett sätt är att använda "hårda" IP-block där det är möjligt.
– Det gäller inte bara tranceivers, utan också olika typer av system-IP som PCI-styrning, minneshanterare etc. När en funktion används av tillräckligt många är det vettigt att flytta den från den programmerbara logiken och lägga den som en fast funktion.
Altera konverterar alla sina familjer: Cyclone, Arria, Stratix och HardCopy till 28 nm. Alla får då "efternamnet" V, Varje familj görs dessutom i flera varianter, så det handlar om många komponenter.
– Det är faktiskt fler komponenter på den här processnoden än vi någonsin tidigare haft.
En klar fördel är också att man har samma process för FPGA-kretsarna och HardCopy. Det innebär att man kan göra ASIC-varianter av FPGA-kretsarna med samma hårda IP-block som i FPGA-kretsarna. Däremot har man ännu inte möjligheten att lägga in FPGA-block i HardCopy-komponenter, men inget verkar vara omöjligt i framtiden.
– Vi tittar framför allt på vad kunden vill ha. Sedan försöker vi rätta oss efter det.

Filed under: Utländsk Teknik